1/5/2 (Item 2 from file: 351)

DIALOG(R) File 351: Derwent WPI

(c) 2006 The Thomson Corporation. All rts. reserv.

0013499254 - Drawing available WPI ACC NO: 2003-591779/ 200356 Related WPI Acc No: 2006-335608

XRAM Acc No: C2003-160790 XRPX Acc No: N2003-471226

Solid-state image pickup has P-type channel stopper and dark-current suppression area provided on N-type signal storage portion of photodiode

formed at P-type semiconductor substrate

Patent Assignee: TOSHIBA KK (TOKE)
Inventor: AYABE M; EGI Y; ENDO Y; IHARA H; ISHIWATARI H; MANABE S; NOZAKI H

; TANAKA N; YAMAGUCHI T; YAMASHITA H

Patent Family (2 patents, 1 countries)
Patent Application

Patent Application Number

Kind Kind Number Date Number Date Update 20011214 20030704 JP 2001381928 JP 2003188367 Α Α 200356 B2 20051207 JP 2001381928 20011214 200580 JP 3723124 Α

Priority Applications (no., kind, date): JP 2001381928 A 20011214

#### Patent Details

Number Kind Lan Pg Dwg Filing Notes

JP 2003188367 A JA 27 33

JP 3723124 B2 JA 30 Previously issued patent JP 2003188367

### Alerting Abstract JP A

NOVELTY - P-type channel stopper and dark-current suppression area (18) is provided on an N-type signal storage portion (13) of a photodiode formed at a P-type semiconductor substrate (11). The thickness of gate electrode (16) and drain area (14) of a field effect transistor formed at the substrate, is greater than and equal to the thickness of the gate insulating film (15) of the transistor, respectively.

USE - Solid-state image pickup.

ADVANTAGE - Prevents thermal noise and dark-current noise. Prevents the reduction of signal-to-noise ratio.

DESCRIPTION OF DRAWINGS - The figure shows a sectional view of a solid-state image pickup. (Drawing includes non-English language text).

- 13 N-type signal storage portion
- 14 Drain area
- 15 Gate insulating film
- 16 Gate electrode
- 18 P-type channel stopper and dark-current suppression area Title Terms/Index Terms/Additional Words: SOLID; STATE; IMAGE; P; TYPE; CHANNEL; STOPPER; DARK; CURRENT; SUPPRESS; AREA; N; SIGNAL; STORAGE; PORTION; PHOTODIODE; FORMING; SEMICONDUCTOR; SUBSTRATE

#### Class Codes

International Classification (Main): H01L-027/146
 (Additional/Secondary): H01L-031/10, H04N-005/335

File Segment: CPI; EPI

DWPI Class: L03; U11; U12; U13

Manual Codes (EPI/S-X): U11-C18B4; U12-A02B2A; U13-A01A

Manual Codes (CPI/A-M): L04-E05A

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-188367 (P2003-188367A)

(43)公開日 平成15年7月4日(2003.7.4)

(51) Int.Cl.7		識別記号	FΙ		Ť	-7]-ド(参考)
H01L	27/146		H04N	5/335	ט	4M118
	31/10		H01L	27/14	Α	5 C 0 2 4
H 0 4 N	5/335			31/10	Α	5 F 0 4 9


		來隨査審	未請求 請求項の数24 OL (全 27 頁)		
(21)出願番号	特願2001-381928(P2001-381928)	(71)出願人	000003078 株式会社東芝		
(22)出顧日	平成13年12月14日 (2001. 12.14)	(72)発明者	東京都港区芝浦一丁目1番1号 (72)発明者 石波 宏明 神奈川県川崎市幸区小向東芝町1番地 株		
			式会社東芝マイクロエレクトロニクスセンター内		
		(74)代理人	100083806 弁理士 三好 秀和 (外7名)		
			最終頁に続く		

#### (54)【発明の名称】 固体摄像装置

#### (57)【要約】

【課題】 熱雑音と暗電流雑音の発生しにくく、再生画 面のS/Nが劣化しにくい固体撮像装置を提供する。

【解決手段】 第1導電型の半導体基板の表面から離れ て基板の内部に第2導電型の第1半導体領域を設ける。 第1半導体領域の上方に離れて基板の表面を含む基板に 第2 導電型の第2 半導体領域を設ける。第2 半導体領域 の上に絶縁膜を設け、絶縁膜の上に導電体を設ける。下 面が第1半導体領域の上面と接し側面が第2半導体領域 の側面と接するように、導電体との距離が絶縁膜の膜厚 以上であるように、基板の表面を含むように基板に第1 導電型の第3半導体領域を設ける。側面が第2半導体領 域の側面と接し、導電体との距離は絶縁膜の膜厚と等し いように、基板の表面を含むように基板に第2導電型の 第4半導体領域を設ける。





#### 【特許請求の範囲】

【請求項1】 第1導電型の半導体基板と、

前記基板の表面から離れて、前記基板の内部に設けられた第2導電型の第1半導体領域と、

前記基板の表面を含む前記基板に設けられ、前記第1の 半導体領域の上方に離れて設けられた前記第2導電型の 第2半導体領域と、

前記第2半導体領域の上に設けられた絶縁膜と、

前記絶縁膜の上に設けられた導電体と、

前記基板の前記表面を含む前記基板に設けられ、下面が 10 前記第1半導体領域の上面と接し、側面が前記第2半導 体領域の側面と接し、前記導電体との距離は前記絶縁膜 の膜厚以上である前記第1導電型の第3半導体領域と、 前記基板の前記表面を含む前記基板に設けられ、側面が 前記第2半導体領域の側面と接し、前記導電体との距離 は前記絶縁膜の膜厚と等しい前記第2導電型の第4半導 体領域とを有することを特徴とする固体撮像装置。

【 請求項2 】 前記導電体と前記第3半導体領域の前記 距離は前記絶縁膜の膜厚より大きいことを特徴とする請 求項1 に記載の固体撮像装置。

【請求項3】 前記第1半導体領域の上で、前記第2半 導体領域の下に前記第1導電型の第5半導体領域をさら に有することを特徴とする請求項1又は請求項2に記載 の固体撮像装置。

【請求項4】 下面が前記基板の前記表面より下に設けられ、側面と下面が前記第3半導体領域に接する絶縁体とをさらに有することを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。

【請求項5】 前記基板の前記表面から前記第1半導体領域の前記上面までの深さは、前記基板の前記表面から前記絶縁体の下面までの深さより深いことを特徴とする請求項4 に記載の固体撮像装置。

【請求項6】 前記絶縁体の下方に前記第1半導体領域が設けられることを特徴とする請求項5に記載の固体撮像装置。

【請求項7】 前記第1半導体領域は、光電変換により 得られた信号電荷を蓄積する信号蓄積部であり。

前記導電体は、前記信号蓄積部から前記信号電荷を排出する電界効果トランジスタのゲート電極であり、

前記第2半導体領域は、前記トランジスタのチャネル領 40 域であることを特徴とする請求項1乃至6のいずれか1 項に記載の固体撮像装置。

【請求項8】 第1導電型の半導体基板と、

前記基板の表面から離れて、前記基板の内部に設けられ た第2導電型の第1半導体領域と、

前記基板の前記表面の上に設けられた絶縁膜と、

前記絶縁膜の上に設けられ、凸部が前記第1半導体領域 の上方に設けられた導電体と、・

前記基板の前記表面を含み前記基板に設けられ、前記第 1半導体領域の上方に設けられ、前記第1半導体領域の 50

側面に接し、前記導電体の下方に設けられた前記第1導 電型の第3半導体領域と、

前記基板の前記表面を含む前記基板に設けられ、前記導電体との距離は前記絶縁膜の膜厚と等しい前記第2導電型の第4半導体領域とを有することを特徴とする固体撮像装置。

【請求項9】 前記基板の表面を含む前記基板に設けられ、前記導電体の下方に設けられ、前記凸部の下方に設けられ、前記凸部の下方に設けられ、前記第3半導体領域の側面と接し前記第4の半導体領域の側面と接する前記第2導電型の第2半導体領域をさらに有するととを特徴とする請求項8に記載の固体提像装置。

【請求項10】 下面が前記基板の前記表面より下に設けられ、側面と下面が前記第3半導体領域に接する絶縁体とをさらに有することを特徴とする請求項8又は請求項9に記載の固体撮像装置。

【請求項11】 前記第1半導体領域は、光電変換により得られた信号電荷を蓄積する信号蓄積部であり、

前記導電体は、前記信号蓄積部から前記信号電荷を排出 20 する電界効果トランジスタのゲート電極であることを特 徴とする請求項8乃至10のいずれか1項に記載の固体 撮像装置。

【請求項12】 前記ゲート電極において、前記導電体の前記凸部でゲート長が最大であることを特徴とする請求項11に記載の固体撮像装置。

【請求項13】 前記凸部が突起であることを特徴とする請求項8乃至12のいずれか1項に記載の固体撮像装置。

【請求項14】 前記ゲート電極においてゲート幅を規定する区間の中央に、前記導電体の前記凸部が設けられるととを特徴とする請求項11に記載の固体撮像装置。

【請求項15】 前記凸部と前記第3半導体領域の距離 は前記絶縁膜の膜厚より大きいことを特徴とする請求項 8乃至14のいずれか1項に記載の固体撮像装置。

【請求項16】 前記凸部の側面の下方に前記第3半導体領域の側面が配置されることを特徴とする請求項8万至14のいずれか1項に記載の固体撮像装置。

【請求項17】 前記凸部の下方に前記第3半導体領域 が設けられることを特徴とする請求項8乃至14のいず れか1項に記載の固体撮像装置。

【請求項18】 前記第2半導体領域は、前記トランジスタのチャネル領域であることを特徴とする請求項9乃至17のいずれか1項に記載の固体撮像装置。

【請求項19】 前記第1半導体領域から前記凸部の下方の領域を除いた領域の中心を通る前記基板表面に対する垂線と、光軸が一致し、前記第3半導体領域の上方に設けられたレンズをさらに有することを特徴とする請求項8乃至18のいずれか1項に固体扱像装置。

【請求項20】 第1導電型の半導体基板と、

0 下面が前記基板の前記表面より下に設けられ、側面が前

記基板に接する絶縁体と

前記基板の表面から離れて、前記基板の内部に設けら れ、側面が前記基板を介して前記絶縁体の側面に対向す る第2導電型の第1半導体領域と、

前記基板の上で前記第1半導体領域の上方に設けられた シリコン酸化膜と、

前記シリコン酸化膜の上に設けられ、前記第1半導体領 域の上方における膜厚と前記シリコン酸化膜の膜厚の合 計が600人より厚いシリコン窒化膜とを有することを 特徴とする固体撮像装置。

【 請求項21】 前記シリコン窒化膜の幅は、前記絶縁 体の前記側面の間隔より狭いことを特徴とする請求項2 0 に記載の固体撮像装置。

【請求項22】 前記シリコン窒化膜の幅は、前記第1 半導体領域の幅より広いことを特徴とする請求項21に 記載の固体撮像装置。

【請求項23】 第1導電型の半導体基板と、

下面が前記基板の前記表面より下に設けられ、側面が前 記基板に接する絶縁体と

前記基板の表面から離れて、前記基板の内部に設けら れ、側面が前記基板を介して前記絶縁体の側面に対向す る第2導電型の第1半導体領域と、

前記基板の表面から離れて、前記基板の内部に設けら れ、側面が前記基板を介して前記絶縁体の側面に対向す る前記第2導電型の第2半導体領域と、

前記基板の表面から離れて、前記基板の内部に設けら れ、側面が前記基板を介して前記絶縁体の側面に対向す る前記第2導電型の第3半導体領域と、

前記基板の上で前記第1乃至第3半導体領域の上方に設 けられたシリコン酸化膜と、

前記第1シリコン酸化膜の上に設けられ、前記第1半導 体領域の上方における膜厚と前記シリコン酸化膜の膜厚 の合計が600人より厚い第1シリコン窒化膜と前記第 2シリコン酸化膜の上に設けられ、前記第2半導体領域 の上方における膜厚と前記シリコン酸化膜の膜厚の合計 が650人より厚い第2シリコン窒化膜と前記第3シリ コン酸化膜の上に設けられ、前記第3半導体領域の上方 における膜厚と前記シリコン酸化膜の膜厚の合計が70 0 A より厚い第3シリコン窒化膜とを有することを特徴 とする固体撮像装置。

【請求項24】 第1導電型の半導体基板と、

下面が前記基板の前記表面より下に設けられ、側面が前 記基板に接する絶縁体と前記基板の表面から離れて、前 記基板の内部に設けられ、側面が前記基板を介して前記 絶縁体の側面に対向する第2導電型の第1半導体領域

前記第1半導体領域の上方に設けられ、前記第1半導体 領域の上方に凹面を有する酸化シリコン領域と、

前記第1半導体領域の上方に設けられ、前記第1半導体

コン領域と、

前記酸化シリコン領域と前記窒化シリコン領域の側方に 設けられる導電体とを有することを特徴とする固体撮像 装留.

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は固体撮像装置の画素 の構造に関し、特に、画素が有するフォトダイオード及 びその周辺の構造に関する。

10 [0002]

【従来の技術】固体撮像装置は、入射した光画像情報を 電気信号に変換する画素アレーを有している。画素アレ ーは、画案を単位として構成されている。画案は、入射 光を電気信号に変換し、この電気信号を一定期間蓄積す るためのフォトダイオードを有している。フォトダイオ ードは、p型半導体基板に形成される。フォトダイオー ドは、との基板内部に形成され電気信号である光電子を 蓄積するn型半導体層と、n型半導体層の上方で基板の 表面に設けられるp型半導体層を有している。p型半導体 20 層は、基板表面で発生する暗電流を抑制する。

【0003】また、画素は、蓄積された電気信号を読み 出す転送トランジスタを有している。この転送トランジ スタは、読み出しゲートと信号検出部を有している。

【0004】信号読出し時には、読み出しゲートに正電 位が印加されることにより読出しゲートの下のチャネル のポテンシャルが高くなる。そのためフォトダイオード に蓄積された信号電子はこのチャネルを通して信号検出 部へと流出し読み出される。

【0005】しかし、従来の固体撮像装置の構造では、 熱雑音が発生する場合があった。それが故に再生画面の S/Nが劣化するという問題があった。また、p型半導体層 があるにもかかわらず、暗電流雑音が発生する場合があ るという問題があった。

[0006]

【発明が解決しようとする課題】本発明は、上記問題に 鑑みて為されたものであり、その目的とするところは、 熱雑音と暗電流雑音の発生しにくく、再生画面のS/Nが 劣化しにくい固体撮像装置を提供することにある。

[0007]

40 【課題を解決するための手段】上記課題を解決するため に、本発明の特徴は、第1導電型の半導体基板と、この 基板の表面から離れて、基板の内部に設けられた第2導 電型の第1半導体領域と、基板の表面を含む基板に設け られ、第1の半導体領域の上方に離れて設けられた第2 導電型の第2半導体領域と、第2半導体領域の上に設け られた絶縁膜と、絶縁膜の上に設けられた導電体と、基 板の表面を含む基板に設けられ、下面が第1半導体領域 の上面と接し、側面が第2半導体領域の側面と接し、導 電体との距離は絶縁膜の膜厚以上である第1導電型の第 領域の上方に前記凹面に一致する凸面を有する窒化シリ 50 3半導体領域と、基板の表面を含む基板に設けられ、側 面が第2半導体領域の側面と接し、導電体との距離は絶 縁膜の膜厚と等しい第2導電型の第4半導体領域とを有 する固体撮像装置にある。

#### [0008]

【発明の実施の形態】以下図面を参照して、本発明の実施例を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なるととに留意すべきである。また図面相互間においても互いの寸法の関係や比率の異なる部分が含まれるのはもち 10 ろんである。

【0009】(第1の実施の形態)第1の実施の形態に係る固体撮像装置は、図1(a)に示すように、

入射した光画像情報を電気信号に変換する画索アレー2 と、画索アレー2に蓄積された信号を順次読み出すための制御信号を画索アレー2に送る信号走査回路3と、画 素アレー3から読み出された信号を順次固体撮像装置外 へ読み出す信号読出し回路4を有している。画索アレー 2は、2次元アレー状に配列された単位セルである画索 5を有している。

【0010】画素5は、図1(b)に示すように、入射 光を電気信号に変換し、電気信号を一定期間蓄積するた めのフォトダイオードPDを有している。さらに、フォ トダイオードPDの電気信号を選択的に読み出すための 行選択トランジスタFET4と、電気信号を増幅するた めの増幅トランジスタFET3と、電気信号をリセット するためのリセットトランジスタFET2と、フォトダ イオードPDの電気信号を増幅トランジスタFET3の 入力となるゲート電極に出力し電気信号を読み出すため の転送トランジスタFET1からなる。フォトダイオー ドPDは、p型半導体基板 1 1内に設けられた信号蓄積 部13を有している。転送トランジスタFET1は、基 板11の上方に設けられた読出しゲートを有している。 【0011】画素5の構造は、より詳細には図2と図3 (a) に示す。図3 (a) は、図2の I-I方向の断面 図である。画素5は、第1導電型の半導体基板11ある いは基板11上に設けられた第1導電型のウェル(we 11)を有している。第2導電型の第1半導体領域13 は、基板11の表面から離れて、基板11の内部に設け られる。なお、第1導電型は、p型でもn型でもよい。 第1導電型が、p型である場合は、第2導電型はn型で ある。第1導電型が、n型である場合は、第2導電型は p型である。絶縁膜15は、基板11の上に設けられ る。導電体16は、絶縁膜15の上に設けられる。第1 導電型の第3半導体領域18は、基板11の表面を含む 基板11に設けられる。第3半導体領域18の下面が第 1半導体領域13の上面と接する。第3半導体領域18 と導電体16との距離は絶縁膜15の膜厚と等しい。第 2導電型の第4半導体領域14は、基板11の表面を含 む基板11に設けられ、導電体16との距離は絶縁膜1 5の膜厚と等しい。絶縁体12は、下面が基板11の表面より下に設けられ、側面と下面が第3半導体領域18に接する。基板11上にp型ウェル(p-well)11が、設けられる。第1半導体領域13は、光電子を蓄積する n型半導体層である。第3半導体領域18はフォトダイオードPDの表面に設けられたp型半導体層である。第4半導体領域14は、フォトダイオードPDから読み出された信号電子を検出するn型半導体層である。第3半導体領域は、基板11の表面で発生する暗電流を抑制する。導電体16は、FET1のゲート電極である。導電体20は、FET2のゲート電極である。導電体20は、FET3のゲート電極である。導電体19は、FET4のゲート電極である。海電体19は、FET4のゲート電極である。絶縁体12のない基板11の表面は活性領域17である。

【0012】図3(b)は、図3(a)のI-I間の電気信号蓄積時の電位分布図である。図3(c)は、電気信号蓄積時の電位分布図である。電気信号蓄積時には、図3(b)に示すように、読み出しゲート16には基準電位が印加され、読出しゲート16の下のチャネルのボテンシャルは低い。このためフォトダイオードPDの第1半導体領域13に信号電子24は漏れ出すことがなく蓄積される。信号読出し時には、図3(c)に示すように、読み出しゲート16の下のチャネルのボテンシャルは高くなる。そのためフォトダイオードPDの第1半導体領域13に蓄積された信号電子24は、読出しゲート16のチャネルを通して信号検出部である第4半導体領域14へと流出し、電気信号が読み出される。

【0013】しかし図3(a)の画素5の構造では熱雑音と暗電流雑音が発生する場合がある。

【0014】第3半導体領域18は、基準電圧に接続され、基準電位に固定される。このため、読出しゲート16のフォトダイオードPDきわのチャネルの電位は、読出しゲート16がオン状態の時に上げにくい。さらに、画素5の微細化が進むとそれに従って電源電圧が低くなるため、読出しゲートに印加される電圧が低くなる。このことによっても、読出しゲートがオン状態の時に、チャネルの電位を十分に上げにくい。読出し時にチャネルの電位を十分に上げることができないので、フォトダイオードPD内に電子24が残留する。残留電子24は熱雑音の原因であると考えられる。そして、この熱雑音により再生画面のS/N比が劣化すると考えられる。このことは、画素の微細化に従い、低暗電流と低熱雑音を両立することが困難になることを示している。

【0015】また、読み出しゲート16は、多結晶シリコンあるいはシリサイド材料で作られる。とのことにより、読出しゲート16の端部においては、局所的な応力が発生する。との応力によりシリコン基板11の表面に暗電流の発生源となるキャリア発生準位が誘発される場 合がある。とのキャリア発生準位から発生した電子は、

信号蓄積期間中に信号蓄積部である第1半導体領域13 に流入する。この電子の流入により暗電流雑音が発生し ていると考えられる。

【0016】(第1の実施の形態の実施例1)第1の実 施の形態の実施例1に係る画索5の構造は、図4と図5 (a) に示す。図5 (a) は、図4の I-I方向の断面 図である。画素5は、第1導電型の半導体基板11を有 している。第2導電型の第1半導体領域13は、基板1 1の表面から離れて、基板11の内部に設けられる。第 2 導電型の第2 半導体領域22は、基板11の表面を含 10 む基板11に設けられ、第1半導体領域13の上方に離 れて設けられる。絶縁膜15は、第2半導体領域22の 上に設けられる。 導電体 16は、 絶縁膜 15の上に設け られる。第1導電型の第3半導体領域18は、基板11 の表面を含む基板 1 1 に設けられる。第3半導体領域 1 8の下面が第1半導体領域13の上面と接し、第3半導 体領域18の側面が第2半導体領域22の側面と接す る。第3半導体領域18と導電体16との距離は絶縁膜 15の膜厚より大きい。第2導電型の第4半導体領域1 4は、基板11の表面を含む基板11に設けられる。第 20 4半導体領域14の側面が第2半導体領域22の側面と 接する。第4半導体領域14と導電体16との距離は絶 縁膜15の膜厚と等しい。絶縁体12の下面が基板11 の表面より下に設けられる。絶縁体12の側面と下面が 第3半導体領域18に接する。第1半導体領域13は、 光電変換により得られた信号電荷を蓄積するフォトダイ オードPDの信号蓄積部である。導電体16は、信号蓄 積部から信号電荷を排出する電界効果トランジスタFE T1のゲート電極である。第2半導体領域22は、トラ ンジスタFET1のチャネル領域である。第4半導体領 30 域14は、FET1のドレイン領域であり、信号電荷を 検出する信号検出部である。

【0017】第2半導体領域22は、読出しゲート16のチャネル領域に設けられたn型拡散層である。また、第3半導体領域18と読出しゲート16はオフセット距離Xだけオフセットされている。オフセットが設けられているのは以下の理由による。多結晶シリコンあるいはシリサイド材料からなる読出しゲート16の端部においては、局所的な応力が発生する。との応力によりシリコン基板11界面に暗電流の発生源となるキャリア発生準位が誘発されやすい。読出しゲート16下に設けられた第2半導体領域22は読出しゲート16下に設けられた第2半導体領域22は読出しゲート16から第3半導体領域18側へ距離Xだけ伸長している。その発生準位から発生した暗電流電子は、信号蓄積期間中にフォトダイオードPDの信号蓄積層13に流入しない。暗電流電子は第2半導体領域を通して信号検出部14に流出する。このため再生画面上で雑音を発生することがない。

【0018】図5(b)は、図5(a)のI-I間の電気信号蓄積時の電位分布図である。図5(c)は、電気信号誘出し時の電位分布図である。電気信号蓄積時に

は、図5 (b) に示すように、信号電子は、蓄積層13と読出しチャネル22とにはさまれたp型半導体基板11の領域の電位が障壁となり蓄積層13に溜められる。 (0019) 信号読出し時には、図5 (c) に示すように、読み出しゲート16に正電位が印加されることにより、読出しゲート16の下のチャネル22のポテンシャルは高くなる。領域13と領域22にはさまれたp型半導体基板11の領域の電位がそれにつれて高くなり、信号蓄積部13の信号電子は信号検出部14へ全て読み出される。従って残留電子が無く、熱雑音や残像等の雑音が発生しない。

【0020】以上のように、信号蓄積部13とそれと同 一導電型の読出しチャネル22が、読出しゲート16の 下において、異なる導電型の基板11の領域を挟む形で 深さ方向に重なるように形成されている。このことによ り、読出しゲート16がオン状態の時に容易に領域13 と22に挟まれた基板11の電位変調が行える。従来よ りも低い読出し電圧で信号読みだしができる。そのため 画素が微細化されて電源電圧が低下しても従来あったよ うな熱雑音や残像のような雑音を発生することがない。 再生画面上で雑音の少ない鮮明な画像を得ることができ る。また、読出しゲート16のチャネル22が、読出し ゲート電極16から所定距離X離れた位置まで伸長して いるため、信号蓄積期間中にゲート16きわで発生する 暗電流が信号蓄積部13へ流入することが無い。従っ て、暗電流雑音が大幅に抑圧され、再生画面上で雑音の 少ない鮮明な画像が得られる。

【0021】(第1の実施の形態の実施例1の変形例1)第1の実施の形態の実施例1の変形例1に係る固体撮像装置1の画素5は、図6(a)に示すように、図5(a)と同様な構造を有するだけでなく、さらに、基板11の表面から第1半導体領域13の上面までの深さは、基板11の表面から絶縁体12の下面までの深さより深い。基板11の表面から絶縁体12の下面までの深さは、基板11の表面から絶縁体12の下面までの深さは、基板11の表面から絶縁体12の下面までの深さより深い。フォトダイオードPDの表面のp型半導体層である第3半導体領域18の形成深さが素子分離領域である酸化シリコン(SiQ)層の絶縁体12の下端を被うようさらに深く形成されている。このことにより、基板11の表面で発生する暗電流が、第1半導体領域13に注入されるのをより確実に防ぐことができる。

【0022】また、第2半導体領域22の厚さも厚く変更する。厚くすることで、第2半導体領域22の下面と第1半導体領域13の上面の距離を、図5(a)と図6(a)とで同等にする。このことにより、ゲート16に印可する変調電位を高くする必要がない。

[0023] (第1の実施の形態の実施例1の変形例 2) 第1の実施の形態の実施例1の変形例2に係る固体 50 撮像装置1の画素5は、図6(b)に示すように、図5

(a)、図6(a)と同様な構造を有するだけでなく、 さらに、絶縁体12の下方に第1半導体領域13が設け られている。信号蓄積層であるn型半導体層の第1半導 体領域13が、累子分離領域の絶縁体12の下方に形成 されている。このことにより、フォトダイオードPDの 受光面積を広げるととができ、フォトダイオードPDの 感度が向上する。

【0024】(第1の実施の形態の実施例2)第1の実 施の形態の実施例2に係る固体撮像装置1の画案5は、 図7 (a) に示すように、図5 (a) と同様な構造を有 10 するだけでなく、さらに、第1導電型の第5半導体領域 26が、第1半導体領域13の上で、第2半導体領域2 2の下に設けられている。 読出しゲート16のチャネル となるn型半導体層の第2半導体領域22の下で、信号 蓄積領域の第1半導体領域13の上の領域にp型半導体 層の第5半導体領域26が設けられている。なお、基板 11の不純物濃度は、10<sup>15</sup>~10<sup>16</sup> cm<sup>-3</sup>程度 である。第1半導体領域13の不純物濃度は、1018 ~10<sup>17</sup> cm<sup>-3</sup> 程度である。第1半導体領域13の 不純物濃度は、10<sup>18</sup>~10<sup>17</sup> c m<sup>-8</sup> 程度であ る。第2半導体領域22の不純物濃度は、1018~1 017 cm-3程度である。第3半導体領域18の不純 物濃度は、10'8~10'8 cm-3程度である。第 4半導体領域14の不純物濃度は、10<sup>1 0</sup>~10<sup>2 0</sup> cm-3程度である。第5半導体領域26の不純物濃度 は、10<sup>1</sup> <sup>6</sup> ~10<sup>1</sup> cm<sup>-3</sup> 程度である。

【0025】とのような構造により、信号蓄積領域13 と読出しチャネル22との間の電位障壁が高くなり、信 号蓄積領域13に溜められる電子数を増やすことができ 分布図である。図7 (c)は、図7 (a)の II-II 間の経路の電位分布図である。図7(b)に示すよう に、読み出しゲート16のきわで発生した暗電流27 は、読出しチャネル22を通して信号検出部14へ排出 される。信号蓄積期間にゲート16のきわで発生した暗 電流27は、図7(c)に示すように、信号蓄積領域1 3とチャネル22に挟まれたp型半導体層の第5半導体 領域26の電位が信号電子に対する電位障壁となり、信 号蓄積領域13へ流入するととはない。

【0026】(第1の実施の形態の実施例2の変形例 1) 第1の実施の形態の実施例2の変形例1に係る固体 撮像装置1の画索5は、図8(a)に示すように、図7 (a) と同様な構造を有するだけでなく、さらに、基板 11の表面から第1半導体領域13の上面までの深さ は、基板11の表面から絶縁体12の下面までの深さよ り深い。このことにより、基板11の表面で発生する暗 電流が、第1半導体領域13に注入されるのをより確実 に防ぐことができる。

【0027】(第1の実施の形態の実施例2の変形例 2) 第1の実施の形態の実施例2の変形例2に係る固体 50 さは、基板11の表面から絶縁体12の下面までの深さ

撮像装置1の画素5は、図8(b)に示すように、図7 (a)、図8(a)と同様な構造を有するだけでなく、 さらに、絶縁体12の下方に第1半導体領域13が設け られている。 とのととにより、フォトダイオードPDの 受光面積を広げるととができる。

10

【0028】(第1の実施の形態の実施例3)第1の実 施の形態の実施例3に係る固体撮像装置1の画素5の構 造は、図9(a)と図9(b)に示す。図9(b)は、 図9(a)の[- [方向の断面図である。第1の実施の 形態の実施例3に係る固体撮像装置1の画素5は、第3 半導体領域18と導電体16との距離が、絶縁膜15の 膜厚と等しい点で、第1の実施の形態の実施例1と異な っている。 p型半導体層である第3半導体領域18が、 読み出しゲート16に対してオフセットなく自己整合的 に形成されている。このことによっても、ゲート16の きわで発生した暗電流は、図7 (b) に示すような第3 半導体領域18のp型半導体領域の電位分布の勾配によ り、信号検出部14に注入される。

【0029】(第1の実施の形態の実施例3の変形例 20 1) 第1の実施の形態の実施例3の変形例1に係る固体 撮像装置1の画素5は、図10(a)に示すように、図 9 (b) と同様な構造を有するだけでなく、さらに、基 板11の表面から第1半導体領域13の上面までの深さ は、基板11の表面から絶縁体12の下面までの深さよ り深い。このことにより、基板11の表面で発生する暗 電流が、第1半導体領域13に注入されるのをより確実 に防ぐととができる。

【0030】(第1の実施の形態の実施例3の変形例 2) 第1の実施の形態の実施例3の変形例2に係る固体 る。図7 (b)は、図7 (a)の1-1間の経路の電位 30 撮像装置1の画素5は、図10 (b)に示すように、図 9 (b)、図10 (a)と同様な構造を有するだけでな く、さらに、絶縁体12の下方に第1半導体領域13が 設けられている。このことにより、フォトダイオードP Dの受光面積を広げることができる。

> 【0031】(第1の実施の形態の実施例4)第1の実 施の形態の実施例4に係る固体撮像装置1の画素5の構 造は、図11(a)と図11(b)に示す。図11 (b)は、図11(a)のI-I方向の断面図である。 第1の実施の形態の実施例4に係る固体撮像装置1の画 40 素5は、第3半導体領域18に対する第1半導体領域1 3のオフセットのオフセット距離Yが、オフセット距離 Xより短い点で、第1の実施の形態の実施例1と異なっ ている。とのととによっても、信号電子のチャネル22 への注入は容易にできると考えられる。

【0032】(第1の実施の形態の実施例4の変形例 1) 第1の実施の形態の実施例4の変形例1に係る固体 撮像装置1の画素5は、図12(a)に示すように、図 11(b)と同様な構造を有するだけでなく、さらに、 基板11の表面から第1半導体領域13の上面までの深

より深い。このことにより、基板11の表面で発生する 暗電流が、第1半導体領域13に注入されるのをより確 実に防ぐことができる。

【0033】(第1の実施の形態の実施例4の変形例 2) 第1の実施の形態の実施例4の変形例2に係る固体 撮像装置1の画素5は、図12(b)に示すように、図 11(b)、図12(a)と同様な構造を有するだけで なく、さらに、絶縁体12の下方に第1半導体領域13 が設けられている。とのことにより、フォトダイオード PDの受光面積を広げることができる。

【0034】(第2の実施の形態)固体撮像装置1の多 画索化や、撮像システムの小型化、撮像モジュール等の 小型化が進められている。 画素5のサイズの小型化が益 々求められている。今後、より面積が縮小される画素に おいて、効果的に光電変換を行うためには、光の入射経 路中に、光を遮ったり、反射させたりする構造物ができ るだけ存在しないととが求められる。更に、信号/雑音 (S/N) 比を良くするため、入射光が存在しないとき でも、シリコン(Si)基板11中で発生する電子を極力 つくため、画像にムラが生じる雑音成分となる。更に、 低電圧での残像の低減も求められている。

【0035】第1の実施の形態では、信号電荷の転送を 司る転送トランジスタFET1のゲート16の形状で は、ゲート長は一定であった。このことにより、信号電 荷の蓄積・転送に必ずしも寄与しない部分にも、光が照 射されている。

【0036】第2の実施の形態では、S/N比を改善 し、低電圧で完全転送を可能とし、更に、光入射経路を 拡大する。低電圧で、電荷転送・蓄積を行うには、適当 な長さのゲート長が必要である。すなわち、電荷蓄積部 13のポテンシャル分布に着目し、電荷蓄積・転送に必 要なゲート16の部位のみ突起状の凸部を設ける。その 他のゲート16の部位はできるだけゲート長を短くす る。これらのことで、光入射経路が拡大できる。

【0037】(第2の実施の形態の実施例1)第2の実 施の形態の実施例1に係る固体撮像装置1の画素5の構 造は、図13と図14(a)乃至(d)に示す。図14 (b)は、図13と図14(a)のI-I方向の断面図 である。図14(c)は、図13と図14(a)のII - I I 方向の断面図である。図 1 4 (d)は、図 1 4 (a)のIII-III方向の断面図である。画素5 は、第1導電型の半導体基板11を有している。第2導 電型の第1半導体領域13は、基板11の表面から離れ て、基板11の内部に設けられる。絶縁膜15は、基板 11の表面の上に設けられる。導電体16は、絶縁膜1 5の上に設けられる。導電体16の凸部28が第1半導 体領域13の上方に設けられる。第1導電型の第3半導 体領域18は、基板11の表面を含み基板11に設けら れる。第3半導体領域18は、第1半導体領域13の上 50 が可能である。

方に設けられる。第3半導体領域18は、第1半導体領 域13の側面に接する。第3半導体領域18は、導電体 16の下方に設けられる。第2導電型の第4半導体領域 14は、基板11の表面を含む基板11に設けられる。 第4半導体領域14と導電体16との距離は絶縁膜15 の膜厚と等しい。第6半導体領域29は、第4半導体領 域14の下に設けられる。第6半導体領域29は、パン チスルーを防止する。第2導電型の第2半導体領域39 は、基板11の表面を含む基板11に設けられる。第2 10 半導体領域39は、導電体16の下方に設けられ、特 に、導電体16の凸部28の下方に設けられる。第2半 導体領域39は、第3半導体領域18の側面と接し第4 の半導体領域の側面とも接する。絶縁体12の下面が、 基板11の表面より下に設けられる。絶縁体12の側面 と下面が、第3半導体領域18に接する。第1半導体領 域13は、光電変換により得られた信号電子24を蓄積 する信号蓄積部である。導電体16は、信号蓄積部13 から信号電子を排出する電界効果トランジスタFET1 のゲート電極である。第2半導体領域39は、トランジ 少なくする必要がある。との電子の発生は時間的にばら 20 スタFET1のチャネル領域である。ゲート電極である 導電体16において、凸部28でゲート長が最大であ る。凸部28は突起である。ゲート電極である導電体1 6において、ゲート幅を規定する区間の中央に、導電体 16の凸部28が設けられる。凸部28の下方に第3半 導体領域18が設けられる。なお、凸部28の側面の下 方に第3半導体領域18の側面が配置されていてもよ いり

> 【0038】図14 (e)は、図14 (d)のIV-I V間の電気信号蓄積時の電位分布図である。第1半導体 領域13の第3半導体領域18と接合する周辺部では電 位23は勾配を有する。との勾配により、信号電子31 は、矢印36の方向に移動する。信号電子31は、第1 半導体領域の中央に集められる。

【0039】第2の実施の形態の実施例1に係る固体撮 **像装置1の画素5では、フォトダイオードPDの表面シ** ールド層(PDp)となる第3半導体領域18が、ゲート電 極16と、特に、ゲート電極16の凸部28の下方に設 けられている。このことにより、ゲート電極16の形成 時等のドライエッチング工程での反応性イオンエッチン グ(RIE)等で生じたダメージ層に、信号蓄積部(PDn)の第 1半導体領域13の空乏層が接することがなくなる。ダ メージ層に起因する局所的なリーク電流の増大いわゆる 白傷の発生を防止するととができる。更に、暗時のムラ の発生を低減できる。

【0040】なお、信号電荷の読出しに関しては、凸部 28の下方において、信号蓄積部13と表面シールド層 18がオフセットされ、信号蓄積部13の上方に表面シ ールド層18を介することなくゲート電極16、28が 存在するため、信号電子の信号検出部14への完全転送 【0041】第2の実施の形態の実施例1に係る固体扱像装置1の製造方法を説明する。図15(a)は、固体撮像装置1の画案5の一部の上面図である。図15

(b) 乃至(f)は、図15(a)のI-I方向の断面図である。

【0042】まず、図15(b)に示すように、シリコン基板11の内部に累子分離用のLOCOSやSTIの絶縁体12を形成する。次に、累子分離用のp型半導体層33を形成する。イオン注入により信号蓄積領域13を形成する。

【0043】次に、図15(c)に示すように、表面シールド層34を形成する。p型半導体層33と表面シールド層34が形成されることにより、第3半導体領域18が完成する。この後、アニール等の工程を入れてもよい。更に、チャネルインブラ層39を形成する。併行して、周辺回路のトランジスタを構成する素子分離領域、トランジスタの閾値を制御するイオン注入を行う。

【0044】図15(d) に示すように、ゲート絶縁膜15とゲート電極16、あるいはゲート配線などを形成する。

【0045】図15(e)に示すように、検出部14と周辺回路のソース・ドレイン領域を形成する。

【0046】図15(f)に示すように、パンチスルー防止領域29を形成する。

【0047】この製造方法により、ゲート電極16下に、信号蓄積・転送領域13、39が形成できる。更に、ゲート電極16下に、シリコン表面の空乏化を防止する表面シールド層34を形成できる。

【0048】尚、ゲート電極16には、ゲート電極16の形成時に、凸部28の突起も形成する。との凸部28は、信号電子の読み出しの移動経路上に形成する。そして、との凸部28は、信号電子の読み出しの移動方向に向かうに従って太く形成してもよい。

【0049】表面シールド層34は、凸部28が形成される領域を除いて形成してもよい。表面シールド層34は、信号電子の読み出しの移動経路となる領域を除いて形成してもよい。表面シールド層34は、読出しパスの電荷転送経路方向に向かうに従って、形成しない幅を増やし、検出部14方向に開口面積が大きくなるように形成してもよい。

【0050】(第2の実施の形態の実施例1の変形例)第2の実施の形態の実施例1の変形例に係る固体撮像装置1の画素5は、図16(a)(b)に示すように、図14(a)乃至(c)と同様な構造を有するだけでなく、さらに、レンズ35が設けられている。レンズ35の光軸は、第1半導体領域13から凸部28の下方の領域を除いた領域の中心C点を通る基板表面に対する垂線し7と一致する。レンズ35は、第3半導体領域33、34(18)の上方に設けられる。このことにより、光入射経路をさらに拡大することができる。

【0051】(第2の実施の形態の実施例2)第2の実施の形態の実施例2に係る固体操像装置1の画索5の構造は、図17(a)乃至(c)に示す。図17(b)は、図17(a)のI-I方向の断面図である。図17(c)は、図17(a)のII-II方向の断面図である。第2の実施の形態の実施例2に係る固体操像装置1の画案5は、ゲート16の凸部28と第3半導体領域18の距離が絶縁膜15の膜厚より大きい点で、第2の実施の形態の実施例1と異なっている。このことによって、信号電子のチャネル39への注入は容易にできると考えられる。

14

【0052】第2の実施の形態の実施例2の画素5は、表面シールド層18とゲート電極16との間にオフセットが設けられている。とのオフセットが存在する領域には、読出しトランジスタFET1の関値を制御する第2半導体領域39が設けられている。第2半導体領域39は、オフセットが存在する領域のシリコン基板表面の空乏化を防ぐ。このオフセットにより、信号電荷の読出しの際の移動パスが形成し易くなる。ゲート16に印可電20圧をより低電圧にしても信号電荷の完全読出しが可能である。矢印36に沿って集められた信号電子は、矢印37に沿って領域39を経由して信号検出部14に移動する。

【0053】信号蓄積領域13の不純物濃度は、望まし くは、10<sup>1</sup> <sup>6</sup> ~10<sup>1</sup> cm<sup>-3</sup> 程度である。信号蓄 積領域13の拡散層深さは、0.3~1.0μm程度が好まし い。表面シールド層18の不純物濃度は、1018 cm - 3 程度が好ましい。表面シールド層18の拡散層深さ は、0.1~0.2µm程度が好ましい。チャネル形成部39 30 の不純物濃度は、10<sup>17</sup> cm<sup>-8</sup> 程度が好ましい。絶 縁膜15のシリコン酸化膜の膜厚は、好ましくは80n m程度である。表面シールド層18と読出しトランジス タFET1のゲート電極16、28の端のオフセット距 離は、信号転送経路方向37で、好ましくは0.1~0.3μ m程度であり、信号転送経路に垂直方向に、0.1~0.3 μ mである。読出しトランジスタFET1の凸部28の長 さは、好ましくは0.3µm程度である。凸部28の幅は 0.4µm程度である。表面シールド層18の開口端部 と、読出しトランジスタFET1のゲート電極16、2 40 8の端とは、上方からの平面距離で、好ましくは、0.1 ~0.3µm程度である。信号蓄積部13のイオン注入 は、例えば、不純物が燐(P)で、加速電圧を320kV、 ドーズ量を1.35×10<sup>12</sup> cm<sup>-2</sup> 程度とする。表面シ ールド層18の領域34のイオン注入は、例えば、不純 物が硼累(B)で、加速電圧を15kV、ドーズ量を1.0× 10<sup>1</sup> ° c m<sup>-2</sup> 程度として行われる。チャネルの閾値 を決める領域39のイオン注入は、例えば、不純物が硼 累で、加速電圧を15kV、ドーズ量を2.0×10<sup>12</sup> cm - \* 程度である。表面シールド層18の索子分離用領域 50 33のイオン注入は、例えば、不純物が硼素で、加速電

圧を140kV、ドーズ量を5.0×10<sup>12</sup> cm<sup>-2</sup> 程度、更 に、不純物が硼素で、加速電圧を80kV、ドーズ量を7.0 ×10<sup>1</sup> cm<sup>-2</sup> 程度である。

【0054】図18 (a) は、図17 (b) のIII-III間の電気信号蓄積時の電位分布図である。図18 (b)は、図17(b)のIII-III間の電気信号 読出し時の電位分布図である。図18(c)は、図17 (c)のIV-IV間の電気信号蓄積時の電位分布図で ある。図18(d)は、図17(c)のIV-IV間の 電気信号読出し時の電位分布図である。

【0055】信号蓄積時には、図18(a)に示すよう に、信号電子は、蓄積層13と読出しチャネル39とに はさまれたp型半導体基板11の領域の電位が障壁とな り蓄積層13に溜められる。なお、図18(c)に示す ように、蓄積層13の周辺部で発生した信号電子は、蓄 積層13の中央部に移動して蓄積される。信号電子は周 辺部には存在しにくい。

【0056】信号読出し時には、図18(b)に示すよ うに、読み出しゲート16に正電位が印加されることに より、読出しゲート16の下のチャネル39のポテンシ 20 ャルは高くなる。領域13と領域39にはさまれたp型 半導体基板11の領域の電位がそれにつれて高くなり、 信号蓄積部13の信号電子は矢印37方向の信号検出部 14へ全て読み出される。信号電子の読み出し経路が生 じる。残留電子が無いので、熱雑音や残像等の雑音が発 生しない。なお、図18(d)に示すように、蓄積層1 3の周辺部で発生した信号電子は、蓄積層13の中央部 に移動しており、信号電子は周辺部には存在しにくいの で、信号電子の読み出し経路は存在しにくい。

【0057】(第2の実施の形態の実施例2の変形例 1) 第2の実施の形態の実施例2の変形例1に係る固体 撮像装置1の画素5は、図17(a)乃至(c)と同様 な構造を有するが、図19(a)に示すように、第3半 導体領域18と第2半導体領域39の形状が異なる。

【0058】第2の実施の形態の実施例2の変形例1に 係る固体撮像装置1の画素5は、信号読出し経路37の 方向に、信号蓄積領域13からゲート電極16の方向に 向けて、表面シールド層18の開口の幅が広がってい る。読出し経路37に沿って表面シールド層18の開口 幅が広がるために、信号検出部14に近くなるに従い、 信号読出し経路37のポテンシャルが深くなり、低いゲ ート電圧での信号電荷の完全転送が可能である。

【0059】(第2の実施の形態の実施例2の変形例 2) 第2の実施の形態の実施例2の変形例2に係る固体 撮像装置1の画素5は、図17(a)乃至(c)と同様 な構造を有するが、図19(b)に示すように、凸部2 8の形状が異なる。

【0060】第2の実施の形態の実施例2の変形例2に 係る固体撮像装置1の画案5は、信号読出し経路37の 方向で、信号蓄積領域13からゲート電極16の方向に 50 するが、図20(c)に示すように、凸部28、第3半

向けて、読出しトランジスタFET1の凸部28の幅が 広がっている。信号読出し経路37に沿ってゲート幅が 広がるために、検出部14に近くなるに従い、信号読出 し経路37にゲート電極16からの変調が効き易くな る。低いゲート電圧での信号電荷の完全転送が可能とな る。

16

【0061】(第2の実施の形態の実施例2の変形例 3) 第2の実施の形態の実施例2の変形例3に係る固体 撮像装置1の画素5は、図17(a)乃至(c)と同様 な構造を有するが、図19(c)に示すように、凸部2 8、第3半導体領域18と第2半導体領域39の形状が 異なる。

【0062】第2の実施の形態の実施例2の変形例3に 係る固体撮像装置1の画素5は、信号読出し経路37の 方向で、信号蓄積領域13からゲート電極16の方向に 向けて、表面シールド層18の開口の幅が広がり、読出 しトランジスタFET1の凸部28の幅が広がってい る。このことにより、第2の実施の形態の実施例2の変 形例1と2の効果をあわせて得ることができる。一層低 いゲート電圧での信号電荷の完全転送が可能となる。 【0063】(第2の実施の形態の実施例2の変形例 4) 第2の実施の形態の実施例2の変形例4に係る固体 撮像装置1の画素5は、図19(a)と同様な構造を有 するが、図20(a) に示すように、第3半導体領域1 8と第2半導体領域39の形状が異り半円形を有する。 【0064】第2の実施の形態の実施例2の変形例1に 係る固体撮像装置1の画素5は、信号読出し経路37の 方向に、信号蓄積領域13からゲート電極16の方向に 向けて、表面シールド層18の開口の幅が広がり、開口 が半円を描いている。このことにより、第2の実施の形 態の実施例2の変形例1と同様な効果が得られる。さら に開口付近の電界分布が均一になり、白傷の発生を低減 することができる。

【0065】(第2の実施の形態の実施例2の変形例 5)第2の実施の形態の実施例2の変形例5に係る固体 撮像装置1の画素5は、図19(b)と同様な構造を有 するが、図20(b)に示すように、凸部28の形状が 異なり半円形を有する。

【0066】第2の実施の形態の実施例2の変形例5に 40 係る固体撮像装置1の画素5は、信号読出し経路37の 方向で、信号蓄積領域13からゲート電極16の方向に 向けて、読出しトランジスタFET1の凸部28の幅が 広がり、凸部28が半円形を有している。とのことによ り、第2の実施の形態の実施例2の変形例2と同様な効 果が得られる。さらに開口付近の電界分布が均一にな り、白傷の発生を低減することができる。

【0067】(第2の実施の形態の実施例2の変形例 6) 第2の実施の形態の実施例2の変形例6に係る固体 撮像装置1の画素5は、図19(c)と同様な構造を有 導体領域18と第2半導体領域39の形状が異なり半円 形をそれぞれ有する。

【0068】第2の実施の形態の実施例2の変形例6に 係る固体撮像装置1の画素5は、信号読出し経路37の 方向で、信号蓄積領域13からゲート電極16の方向に 向けて、表面シールド層18の開口の幅が広がり開口が 半円を描いている。 読出しトランジスタFET1の凸部 28の幅が広がり凸部28が半円形を有している。この ととにより、第2の実施の形態の実施例2の変形例3と 一になり、白傷の発生を低減することができる。

【0069】(第2の実施の形態の実施例2の変形例 7) 第2の実施の形態の実施例2の変形例7に係る固体 撮像装置1の画素5は、図17(a)乃至(c)と図2 1(a)と同様な構造を有するが、図21(b)に示す ように、第1半導体領域13に対する、第3半導体領域 18の開口の位置が異なる。同様に第2半導体領域39 の凸部の位置が異なる。同様に導電体16の凸部28の 位置が異なる。 とのととによっても、第2の実施の形態 の実施例2と同様な効果が得られる。

【0070】(第2の実施の形態の実施例2の変形例 8) 第2の実施の形態の実施例2の変形例8に係る固体 撮像装置1の画素5は、図17(a)乃至(c)と図2 1(a)と同様な構造を有するが、図21(c)に示す ように、第1半導体領域13に対する、第3半導体領域 18の開口の位置が異なる。同様に第2半導体領域39 の凸部の位置が異なる。同様に導電体16の凸部28の 位置が異なる。とのととによっても、第2の実施の形態 の実施例2と同様な効果が得られる。

【0071】図22(a)は、第2の実施の形態の実施 30 例2及び変形例1乃至6に係る固体撮像装置1につい て、凸部28のゲートの周辺長に対する白傷の発生した 画素5の個数である。これより、凸部28のゲートの周 辺長が小さいほど白傷は発生しにくいことがわかる。な お、凸部28のゲートの周辺長をゼロに設定すると固体 撮像装置1は動作しない。

【0072】図22(b)も、第2の実施の形態の実施 例2及び変形例1乃至6に係る固体撮像装置1につい て、凸部28のゲート面積に対する白傷の発生した画素 さいほど白傷は発生しにくいことがわかる。なお、凸部 28のゲート面積をゼロに設定すると固体撮像装置1は 動作しない。以上の結果から、白傷の発生しにくい凸部 - 28の形状は、ゲートの周辺長が小さく、ゲート面積が 小さい形状であることがわかった。すなわち、凸部28 の形状は、図20(b)(c)に示すような半円形が望 ましい。

【0073】(第2の実施の形態の実施例3)第2の実 施の形態の実施例3に係る固体撮像装置1の画素5の構 造は、図23(a)乃至(c)に示す。図23(b)

は、図23(a)のI-I方向の断面図である。図23 (c)は、図23(a)の[I-I]方向の断面図であ る。第2の実施の形態の実施例3に係る固体撮像装置1 の画索5は、第1半導体領域13と38の構造におい て、第2の実施の形態の実施例2と異なっている。との ととによって、信号電子のチャネル39への注入は同様 に容易にでき、さらに、暗電流を低減することができ る。

【0074】第2の実施の形態の実施例3の画素5は、 同様な効果が得られる。さらに開口付近の電界分布が均 10 ゲート電極16の下方に信号蓄積部13、38の一部を 成す凸部38を有する。凸部38を設けることで、信号 蓄積部13の深さをより基板11の深くにできる。従っ て、信号蓄積部13から伸びる空乏層位置を、より基板 11の深くに形成できる。このことは、図23(d)に 示すように、pn接合の位置を深さd1から深さd2に ふかくできることからも明らかである。ゲート加工工程 のDry工程のダメージに起因する発生電荷が、信号蓄積 領域13の空乏層に取り込まれにくくなるため、雑音発 生が抑えられる。一方、凸部38の周辺では、第2の実 20 施の形態の実施例2と同じ電位分布を有するので、同様 の低いゲート電圧で信号電子の読み出しができる。

【0075】(第3の実施の形態) CMOSセンサーを含む 固体撮像装置1においては、光電変換を行うフォトダイ オードPDを構成するn型拡散層の第1半導体領域13 及びp型拡散層の第3半導体領域18を有する。領域1 3と18は、図24に示すように、フォトダイオードP Dに隣接する読出しMOSトランジスタFET1のゲート 電極16に対して自己整合的なイオン注入46により形 成される。これらの拡散層13、18のシリコン基板1 1の表面からの深さは、通常のCMOS素子のソース/ドレ イン(S/D)拡散層よりはるかに深い位置に形成され る。ところがCMOSセンサーのように標準CMOS製造プロセ スに準拠してCMOSセンサーを製造する場合には、CMOSセ ンサーの微細化と共にOMOSセンサーのゲート電極の厚さ が薄くなる。とのととにより、読み出しゲート電極16 の厚さも薄くする。拡散層13、18を、薄くなった読 出しゲート電極16に自己整合的に形成しようとする と、イオン注入46の際にゲート電極16を突き抜けて イオン種が読み出しゲート16のチャネル部分45にま 5の個数である。これより、凸部28のゲート面積が小 40 で侵入してしまう。読出しトランジスタFET1の閾値 が変化してしまう。

> 【0076】第3の実施の形態に係る固体撮像装置1が 有する画素5は、図25(a)(b)に示すように、ゲ ート電極16の厚さが薄くても、第1半導体領域13を 深く、かつ、ゲート電極16に対して自己整合的に設け ることができる。また、第4半導体領域14は、浅く、 かつ、ゲート電極16に対して自己整合的に設けること ができる。図25(b)は、図25(a)の1-1方向 の断面図である。

50 【0077】従来は、ゲート電極の厚さを、厚く300

~400nmにしても、第1半導体領域13の深さは、高々200~300nmであった。第3の実施の形態では、ゲート電極の厚さを、薄く200~300nmにしても、第1半導体領域13の深さは、400~700nmであった。なお、この第1半導体領域13の深さは、イオン注入の際に使用するレジストの性能に左右され、ゲート電極16の厚さに左右されない。レジストの形成条件によってはより深くすることができる。

【0078】第3の実施の形態の固体撮像装置1の製造方法を説明する。第3の実施の形態では、読出しゲート電極16のパターン形成を二回のパターンエッチングで行う。1回目のパターンエッチングでは、ゲート電極16のパターンと、フォトダイオードPDのパターンとを合わせたパターンを用いる。2回目のパターンエッチングのパターンをフォトダイオードPDのパターンにする。2回目のパターンエッチングを行う。フォトレジストを剥離せずに、フォトレジストをマスクに、イオン注入を行う。このイオン注入により、フォトダイオードPDを構成するn型拡散層13またはp型拡散層18を形成する。

【0079】すなわち、図26(a)(b)に示すように、基板11上にゲート絶縁膜15を形成する。図26(b)は、図26(a)のI-I方向の断面図である。ゲート絶縁膜15の上に、ゲート電極16となる多結晶シリコン膜47を堆積する。多結晶シリコン膜47の上に、フォトレジストのバターン48、49、50を形成する。パターン48は、フォトダイオードPDのパターンである。パターン48と49は一体化している。次に、1回目のパターンエッチングを行う。多結晶シリコン膜47をエッチングする。1回目のパターンエッチングにより、多結晶シリコン膜の一体化したパターン47、16とゲート電極19乃至21が形成される。レジスト49を剥離する。

【0080】図27(a)(b)に示すように、バターン47、16とゲート電極19乃至21をマスクにイオン注入を行い、第4半導体領域14と第6半導体領域29を形成する。多結晶シリコンのバターン16とゲート電極19乃至21と基板11上にレジスト膜52を形成する。レジスト膜52によって、バターン47の上にバ40ターン47に重なる開口51が形成される。開口51のパターンはフォトダイオードPDのバターンとおなじである。図27(b)(c)は、図27(a)のI-I方向の断面図である。

【0081】図27(c)に示すように、2回目のバターンエッチングを行う。多結晶シリコン膜47をエッチングする。2回目のパターンエッチングにより、ゲート電極16が形成される。レジスト膜52をマスクにイオン注入53を行う。第1半導体領域13と第3半導体領域18を形成する。レジスト膜52を剥離する。ゲート

電極16、18乃至21の露出した多結晶シリコン表面を酸化する。

20

【0082】第3の実施の形態の製造方法によれば、2回目のパターンエッチングに使用したレジスト膜52を残し、このレジスト膜52をマスクとしてフォトダイオードPDのイオン注入をする。レジスト膜52をマスクとするので、通常よりも深い位置にイオン注入を行っても、イオンがゲート電極16を突き抜けてシリコン基板11に到達することはない。

10 【0083】(第4の実施の形態)固体撮像装置においては、光感度の向上を目的として、反射防止膜を形成する。固体撮像装置として、CMOSセンサーは、最近、低消費電力、単一電源駆動で注目されている。CMOSセンサーは、照射光の開口を規定する金属膜の高さが高いため、金属膜で照射光を規定しても、照射光がフォトダイオードPDに到達するまでに、光路が広がりやすい。このことにより、光感度が上がりにくい。CMOSセンサーは、ポリシリコンなどによる配線で信号電荷を転送するため、この配線の上方に開口を規定する金属膜20 構造が形成されることになる。そして、開口を規定する金属膜は高い位置に配置されることになる。

【0084】第4の実施の形態では、照射光をフォトダイオードPDへ集光させる手段を具備する増幅型固体撮像装置について説明する。そして、光感度を向上させた固体撮像装置を提供する。

【0085】(第4の実施の形態の実施例1)第4の実 施の形態に係る固体撮像装置1は、図28(a)乃至 (d) に示すように、画素CB、CR、CGを有してい る。 図28 (b)は、図28 (a)の I-I方向の断面 図である。図28(c)は、図28(a)のII-II 方向の断面図である。図28(d)は、図28(a)の III-III方向の断面図である。画素CB、CR、 CGは、図1の画索アレー2を構成する。画索CB、C R、CGは、第1導電型の半導体基板11を有する。絶 縁体12の下面が基板11の表面11より下に設けられ る。絶縁体12の側面が基板11に接する。第2導電型 の第1半導体領域13は、11基板の表面から離れて、 基板11の内部に設けられる。第1半導体領域13の側 面が基板11を介して絶縁体12の側面に対向する。シ リコン酸化膜52乃至54は、基板11の上で第1半導 体領域13の上方に設けられる。シリコン窒化膜55万 至57(反射防止膜: Si3N4)は、シリコン酸化膜 52乃至54の上に設けられる。第1半導体領域13の 上方におけるシリコン窒化膜55乃至57の膜厚とシリ コン酸化膜52乃至54の膜厚の合計が600点より厚 い。シリコン窒化膜55乃至57は、シリコン酸化膜5 2乃至54と屈折率が異なる。

電極 1 6 が形成される。レジスト膜 5 2 をマスクにイオ 【 0 0 8 6 】画索 C B は、図 2 8 ( b ) に示すように、 ン注入 5 3 を行う。第 1 半導体領域 1 3 と第 3 半導体領 第 1 半導体領域 1 3 の上方におけるシリコン窒化膜 5 5 域 1 8 を形成する。レジスト膜 5 2 を剥離する。ゲート 50 の膜厚 T 2 B とシリコン酸化膜 5 2 の膜厚 T 1 B の合計 が600人より厚い。

【0087】画素CRは、図28(c)に示すように、 第1半導体領域13の上方におけるシリコン窒化膜56 の膜厚T2Rとシリコン酸化膜53の膜厚T1Rの合計 が700Aより厚い。

【0088】画素CGは、図28(d)に示すように、 第1半導体領域13の上方におけるシリコン窒化膜57 の膜厚T2Gとシリコン酸化膜54の膜厚T1Gの合計 が650 Aより厚い。

【0089】シリコン基板11上にゲート電極16、1 9乃至21が設けられる。フォトダイオードPDの信号 蓄積部となる第1半導体領域は、レジストを用いたバタ ーニングと、リン(P)イオンを加速器などで打ち込む ことにより形成される。

【0090】フォトダイオードPDを保護するために、 シリコン酸化膜52乃至54を、膜厚100~200点 程度堆積する。好ましい膜厚は150~200A程度で ある。このことにより、シリコン窒化膜55万至57の 積層構造において、光感度を向上させることができる。 シリコン酸化膜52乃至54の堆積は、化学気相成長 (CVD) 法などで行う。反射防止膜として、例えば、 シリコン窒化膜 (Si3N4) 膜55乃至57を、膜厚4 00~700 A程度CVD方で堆積する。そして、フォ トダイオードPDの領域よりも例えば、Ο. 2μm幅広 い領域にレジストが残るようにパターニングする。ケミ カルドライエッチング (CDE: Chemical D ry Etching)法などで、露出したシリコン窒 化膜55万至57を除去し、所望の反射防止膜パターン を形成する。とのとき、フォトダイオードPD上の酸化 膜厚、および反射防止膜の膜厚の合計として、600A 以上にすることが好ましい。この理由は、反射防止膜5 5乃至57の膜厚は、緑(G)光の波長550nmに対 して最適膜厚500~600A程度であるとと、及び、 フォトダイオードPD上の酸化膜52乃至54の膜厚が 100 A以上必要なためである。とのPD上の酸化膜厚 52乃至54が100A以上必要である理由は、CDE で反射防止膜55乃至57をパターニングする際、反射 防止膜55乃至57とフォトダイオードPD上の酸化膜 52乃至54とのエッチング選択比が十分に(1桁以 上)確保できない条件で加工しても酸化膜52乃至54 40 の下へのダメージを防ぐことができるためである。

【0091】また、この反射防止膜55乃至57を形成 する際には、画素CB、CR、CG毎に反射防止膜55 乃至57の膜厚を変えて、各RGB画素CB、CR、C Gにおいて感度がもっとも高くなる反射防止膜厚T2 B、T2R、T2Gになるようにすることも可能であ る。形成方法としては、シリコン窒化膜を膜厚400~ 500 A程度、好ましくは450 A程度堆積する。そし て、背色(B)画素CBについて、窒化シリコン膜のバ

化膜を膜厚500~600 A程度、好ましくは550 A 程度堆積する。そして、緑色(G)画素CGについて、 室化シリコン膜のパターニングを、CDE法により行 う。さらに、シリコン窒化膜を膜厚600~700A程 度、好ましくは650A程度堆積する。そして、赤色 (R) 画素CRについて、窒化シリコン膜のパターニン グを、CDE法により行う。これらのことによりRGB それぞれの画素について、反射防止膜55乃至57の膜 厚を変えて形成することができる。反射防止膜55乃至 57を形成することで、RGBの光感度を向上すること ができるので、各画索CB、CR、CGにおいて他の色 の光がフォトダイオードPDへ照射されなくなるので、 混色を低減するとともできる。

22

【0092】(第4の実施の形態の実施例2)第4の実 施の形態の実施例2に係る固体撮像装置1の画案5は、 図29(a)乃至(d)に示すように、第4の実施の形 態の実施例1の図28(a)乃至(d)と同様な構造を 有するだけでなく、さらに、シリコン窒化膜58乃至6 0の幅は、絶縁体12の側面の間隔より狭い。そして、 20 シリコン窒化膜58乃至60の幅は、第1半導体領域1 3の幅より広い。反射防止膜58乃至60を形成する領 域を第1半導体領域13の端よりも広く、素子分離領域 12の端よりも狭くする。

【0093】第4の実施の形態の実施例2では、第4の 実施の形態の実施例1と同様にフォトダイオードPDま でを形成する。この後、シリコン酸化膜52乃至54と シリコン窒化膜55乃至57を、図30(a)乃至 (c) に示すように、第4の実施の形態の実施例1と同 様に形成する。シリコン窒化膜55乃至57の上に、レ ジストパターン61乃至63を形成する。図30(d) 乃至(f)に示すように、シリコン窒化膜55乃至57 を、フォトダイオードPD(第1半導体領域13)より も片側で幅およそ0. 1μm以上広い領域になるように パターンエッチングする。反射防止膜58乃至60が形 成される。フォトダイオードPDよりも広い領域に反射 防止膜58乃至60を形成する理由は、CDE法による 加工の際にサイドエッチングが入るためである。とのた め、反射防止膜58乃至60をパターニングで残す際に は、膜厚T2B、T2R、T2Gに対して、2倍以上の 幅を設けることが必要である。この幅により、CDE法 によるサイドエッチングだけでなく、空乏層の広がりと 光の屈折を加味した広範囲の照射光の入射が可能にな る。また、この幅によりパターニングにおける合わせず れが発生しにくい。

【0094】また、反射防止膜58乃至60が、フォト ダイオードPDよりも広い領域に形成する上限について は、最大でも累子分離領域12の境界までとすることが 好ましい。との理由は、素子分離領域(LOCOS)の 形成の際に、素子分離領域12の端に応力が発生しやす ターニングを、CDE法により行う。再び、シリコン窒 50 い。この素子分離領域12の端の応力とシリコン窒化膜

58乃至60の応力で基板11内に結晶欠陥が生じるの を防ぐためである。

【0095】(第4の実施の形態の実施例3)第4の実 施の形態の実施例3に係る固体撮像装置1は、図31 (a) に示すように、画素C1、C2を有している。図 31(b)は、図31(a)のI-I方向の断面図であ る。画素C1、C2は、図1の画素アレー2を構成す る。画素アレー2は、第1導電型の半導体基板11を有 する。絶縁体12の下面が、基板11の表面より下に設 けられる。絶縁体12の側面が、基板11に接する。第 10 シリコン領域69と窒化シリコン領域68の側方に設け 2導電型の第1半導体領域13は、基板11の表面から 離れて、基板11の内部に設けられる。第1半導体領域 13の側面が、基板11を介して絶縁体12の側面に対 向する。酸化シリコン領域66は、第1半導体領域13 の上方に設けられる。酸化シリコン領域66は、第1半 導体領域13の上方に凹面を有する。窒化シリコン領域 67は、第1半導体領域13の上方に設けられる。窒化 シリコン領域67は、第1半導体領域13の上方に酸化 シリコン領域66の凹面に一致する凸面を有する。 導電 体65、64は、酸化シリコン領域66と窒化シリコン 領域67の側方に設けられる。導電体65、64は、ア ルミニウム合金等の金属膜である。 窒化シリコン領域6 7は、層間膜となる酸化シリコン領域66、30と異な る屈折率を有する。とのととにより、窒化シリコン領域 67に凸レンズ効果を持たせることができる。 導電体 65、64により、導電体65と64の間が照射光の開 口と規定される。との開口とほぼ同じ高さに凸レンズ効 果を有する窒化シリコン領域67が形成される。

【0096】第4の実施の形態の実施例3では、照射光 集光を目的として層間膜材料30、66と屈折率の異な る材料67により凸レンズを形成する。すなわち、ゲー ト電極16、19乃至21、フォトダイオードPDを形 成する。減圧(LP)-CVD法などにより層間絶縁膜 30を4000 A程度堆積する。次に、導電体65、6 6を、スパッタリング法で堆積し、RIE法でパターン エッチングして形成する。いわゆる埋め込み性のあるシ リコン酸化膜66を1000A程度堆積する。CVD法 などでシリコン窒化膜67を例えば15000Å堆積す る。この後、ケミカルメカニカルポリッシング(CM) P) 法やレジストエッチバック法などで、シリコン窒化 膜67表面を平坦化する。このことで、フォトダイオー ドPD上には、シリコン窒化膜67の膜厚が厚く、導電 体64等の上などでは、薄くなるため、下に凸の凸レン ズを形成することができる。

【0097】(第4の実施の形態の実施例4)第4の実 施の形態の実施例4に係る固体撮像装置1は、図32 (a) に示すように、画素C1、C2を有している。図 32 (b)は、図32 (a)の I-I方向の断面図であ る。第4の実施の形態の実施例4に係る固体撮像装置1 は、図32(b)に示すように、第4の実施の形態の実 施例3の図31(b)と同様な構造を有する。しかし、 一部異なる構造を有している。すなわち、酸化シリコン 領域69は、第1半導体領域13の上方に設けられる。 酸化シリコン領域69は、第1半導体領域13の上方に 凹面を有する。窒化シリコン領域68は、第1半導体領 域13の上方に設けられる。窒化シリコン領域68は、 第1半導体領域13の上方に酸化シリコン領域69の凹 面に一致する凸面を有する。導電体65、64は、酸化 られる。このととにより、窒化シリコン領域68に凸レ ンズ効果を持たせることができる。導電体65、64に より、導電体65と64の間が照射光の開口と規定され る。この開口とほぼ同じ高さに凸レンズ効果を有する窒

化シリコン領域68が形成される。

【0098】第4の実施の形態の実施例4では、開口を 規定する導電体64、65とほぼ同じ高さかあるいは、 それよりも低い高さに層内レンズを形成する。第4の実 施の形態の実施例4の形成方法は、第4の実施の形態の 20 実施例3と同様に、ゲート電極16等、フォトダイオー ドPD、さらには、必要に応じて反射防止膜を形成す る。シリコン酸化膜などの層間膜30をたとえばLP-CVD法などにより堆積する。層間膜30をCMP法 や、レジストエッチバック(EB)法などにより平坦化 する。開口を規定する導電体64、65として、たとえ ば金属膜のアルミニウム(A1)などをスパッタリング 法などにより、たとえば膜厚4000A程度堆積する。 レジスト塗布、レジストパターニング、RIE法などに よる金属膜のパターニングを行う。所望の領域の金属膜 の開口を規定する金属膜とフォトダイオードPDの間に 30 を除去し、開口領域を確保し、開口を規定する導電体6 4、65を形成する。このとき、導電体64、65の厚 さ分だけ表面上には段差が生じている。ととで、たとえ ぱ、LP-CVD法などでシリコン窒化膜68を導電体 64、65の段差よりも少ない膜厚に相当する分、たと えば、2000 A程度堆積する。との結果、導電体6 4、65上では2000人の厚さでシリコン窒化膜68 が堆積する。しかしながら、導電体64、65の開口部 では、シリコン窒化膜68の膜堆積時におけるシャドー ウィングなどにより、導電体64、65の開口の端部で 40 は、ほとんどシリコン窒化膜68が堆積しないか、膜厚 が薄くなる。また、導電体64、65の開口の中央部近 傍では、ほぼ2000A程度の膜厚になる。との結果、 導電体64、65の開口部で、シリコン窒化膜68の凸 レンズを形成することができる。こののち、LP-CV D法などにより、シリコン酸化膜69を堆積し、CMP 法やレジストEB法による平坦化を行う。

> 【0099】(第4の実施の形態の実施例5)第4の実 施の形態の実施例5に係る固体撮像装置1は、図33 (a) に示すように、画素C1、C2を有している。図 50 33(b)は、図33(a)のI-I方向の断面図であ

る。第4の実施の形態の実施例5に係る固体撮像装置1 は、図33(b) に示すように、第4の実施の形態の実 施例4の図32(b)と同様な構造を有する。しかし、 一部異なる構造を有している。すなわち、酸化シリコン 領域71は、第1半導体領域13の上方に設けられる。 酸化シリコン領域71は、第1半導体領域13の上方に 凹面を有する。窒化シリコン領域70は、第1半導体領 域13の上方に設けられる。窒化シリコン領域70は、 第1半導体領域13の上方に酸化シリコン領域71の凹 面に一致する凸面を有する。導電体16は、酸化シリコ 10 ン領域71と窒化シリコン領域70の側方に設けられ る。とのととにより、窒化シリコン領域70に凸レンズ 効果を持たせることができる。 導電体65、64によ り、導電体65と64の間が照射光の開口と規定され る。この開口より低いところに凸レンズ効果を有する窒 化シリコン領域70が形成される。

【0100】第4の実施の形態の実施例5では、開口を 規定する導電体64、65よりも低い高さに層内レンズ を形成する。第4の実施の形態の実施例5の形成方法 は、第4の実施の形態の実施例3と同様に、ゲート電極 20 16等、フォトダイオードPD、さらには、必要に応じ て反射防止膜を形成する。このとき、ゲート電極16、 絶縁体12により表面上には段差が生じている。とと で、シリコン窒化膜70を、2000 A程度堆積する。 との結果、第4の実施の形態の実施例4と同様に、シリ コン窒化膜70の凸レンズを形成することができる。こ ののち、LP-CVD法などにより、シリコン酸化膜7 1を堆積し、CMP法やレジストEB法による平坦化を 行う。 開口を規定する 導電体 64、65を 膜厚 4000 A程度堆積する。 導電体 6 4 、 6 5 のパターニングを行 30 い、開口を規定する導電体64、65を形成する。この のち、LP-CVD法などにより、シリコン酸化膜72 を堆積し、CMP法やレジストEB法による平坦化を行 う。

#### [0101]

【発明の効果】以上述べたように、本発明によれば、熱 雑音と暗電流雑音の発生しにくく、再生画面のS/Nが劣 化しにくい固体撮像装置を提供することができる。

#### 【図面の簡単な説明】

- と、その固体撮像装置が有する画素の模式図である。
- 【図2】第1の実施の形態に係る固体撮像装置が有する 画素の上面図である。
- 【図3】第1の実施の形態に係る固体撮像装置が有する 画素の断面図と基本的な動作を説明するためのエネルギ 一進位図である。
- 【図4】第1の実施の形態の実施例1に係る固体撮像装 置が有する画素の上面図である。
- 【図5】第1の実施の形態の実施例1に係る固体撮像装

のエネルギー準位図である。

【図6】第1の実施の形態の実施例1の変形例1と変形 例2 に係る固体撮像装置が有する画案の断面図である。 【図7】第1の実施の形態の実施例2に係る固体撮像装

26

置が有する画素の断面図と基本的な動作を説明するため のエネルギー準位図である。

【図8】第1の実施の形態の実施例2の変形例1と変形 例2 に係る固体撮像装置が有する画素の断面図である。

【図9】第1の実施の形態の実施例3に係る固体撮像装 置が有する画素の上面図と断面図である。

【図10】第1の実施の形態の実施例3の変形例1と変 形例2に係る固体撮像装置が有する画素の断面図であ る。

【図11】第1の実施の形態の実施例4に係る固体撮像 装置が有する画素の上面図と断面図である。

【図12】第1の実施の形態の実施例4の変形例1と変 形例2に係る固体撮像装置が有する画素の断面図であ

【図13】第2の実施の形態の実施例1に係る固体撮像 装置が有する画素の上面図である。

【図14】第2の実施の形態の実施例1に係る固体撮像 装置が有する画素の詳細な上面図、断面図とエネルギー 準位図である。

【図15】第2の実施の形態の実施例1に係る固体撮像 装置が有する画素の製造方法を説明するための上面図と 断面図である。

【図16】第2の実施の形態の実施例1の変形例に係る 固体撮像装置が有する画素の詳細な断面図である。

【図17】第2の実施の形態の実施例2に係る固体撮像 装置が有する画索の詳細な上面図と断面図である。

【図18】第2の実施の形態の実施例2に係る固体撮像 装置が有する画素のエネルギー準位図である。

【図19】第2の実施の形態の実施例2の変形例1乃至 3 に係る固体撮像装置が有する画素の詳細な上面図であ

【図20】第2の実施の形態の実施例2の変形例4乃至 6 に係る固体撮像装置が有する画素の詳細な上面図であ

【図21】第2の実施の形態の実施例2の変形例7及び 【図1】第1の実施の形態に係る固体撮像装置の上面図 40 変形例8に係る固体撮像装置が有する画案の詳細な上面 図である。

> 【図22】第2の実施の形態の実施例2に係る固体撮像 装置において白傷が観察された画素の個数のゲート電極 の凸部の形状依存性を表すグラフである。

> 【図23】第2の実施の形態の実施例3に係る固体撮像 装置が有する画素の詳細な上面図、断面図と不純物濃度 分布図である。

> 【図24】第3の実施の形態の比較例の固体撮像装置が 有する画素の断面図である。

置が有する画素の断面図と基本的な動作を説明するため 50 【図25】第3の実施の形態に係る固体撮像装置が有す

る画案の上面図と断面図である。

【図26】第3の実施の形態に係る固体撮像装置が有す る画素の製造方法を説明するための上面図と断面図(そ の1)である。

【図27】第3の実施の形態に係る固体撮像装置が有す る画衆の製造方法を説明するための上面図と断面図(そ の2)である。

【図28】第4の実施の形態の実施例1に係る固体撮像 装置が有する画素の上面図と断面図である。

【図29】第4の実施の形態の実施例2に係る固体撮像 10 31 電子 装置が有する画案の上面図と断面図である。

【図30】第4の実施の形態の実施例2に係る固体撮像 装置が有する画素の製造方法を説明するための断面図で

【図31】第4の実施の形態の実施例3に係る固体撮像 装置が有する画素の上面図と断面図である。

【図32】第4の実施の形態の実施例4に係る固体撮像 装置が有する画素の上面図と断面図である。


【図33】第4の実施の形態の実施例5に係る固体撮像 装置が有する画素の上面図と断面図である。


【符号の説明】


- 1 固体撮像装置
- 2 画素アレー
- 3 信号走査回路
- 4 信号読み出し回路
- 5 画素
- 11 p型半導体基板
- 12 素子分離領域
- 13 フォトダイオード (PD) の信号蓄積部
- 14 検出部 (ディテクトノード、FET1のドレイン 30 61乃至63 レジスト 領域)
- 15 FET1のゲート絶縁膜
- 16 FET1のゲート電極
- 17 活性領域
- 18 チャネルストッパー兼暗電流抑制領域
- 19 FET4のゲート電極
- 20 FET3のゲート電極
- 21 FET2のゲート電極


- 22 n型半導体領域
- 23 コンダクションバンド
- 24 蓄積された信号電子
- 25 移動した信号電子
- 26 p型半導体領域
- 27 ゲート電極の際で発生し暗電流となる電子の分布
- 28 突起部(凸部)
- 29 パンチスルー防止領域
- 30 層間絶縁膜
- 32 累子分離領域
- 33 チャネルストッパー領域
- 34 暗電流抑制領域
- 35 マイクロレンズ
- 36、37 電子の移動する方向
- 38 凸部
- 39 不純物領域
- 40 PDpの不純物濃度分布
- 41 PDn(13)の不純物濃度分布
- 20 42 PDn(13と38)の不純物濃度分布
  - 43 PDn (38) の不純物濃度分布
  - 44 レジスト
  - 45 不純物拡散層
  - 46、53 イオンビーム
  - 4.7 ポリシリコン膜
  - 48、49、50、52 レジスト
  - 51 レジストの開口
  - 52乃至54 シリコン酸化膜
  - 55乃至60 シリコン窒化膜


  - 64、65 メタル配線
  - 66、69、71、72 シリコン酸化膜
  - 67、68、70 シリコン窒化膜
  - FET1 読み出しトランジスタ(転送トランジスタ)
  - FET2 リセットトランジスタ
  - FET3 増幅トランジスタ
  - FET4 行選択トランジスタ















































【図10】




# 【図11】




(b)





(b)




[図16]













【図17】









【図25】




(b)





(図18)






























[図31]







[図27]









[図32]






【図33】



(b)



#### フロントページの続き

(72)発明者 山下 浩史

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

(72)発明者 山口 鉄也

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

(72)発明者 野崎 秀俊

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

(72)発明者 井原 久典

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

(72)発明者 田中 長孝

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

(72)発明者 江木 雄一郎

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

(72)発明者 綾部 昌之

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

(72)発明者 遠藤 幸雄

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

(27)

(72)発明者 真鍋 宗平

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

F ターム(参考) 4M118 AA02 AA05 AB01 BA14 CA03 CA32 FA06 FA26 GD04 5C024 CX32 CY47 EX43 GX03 GY31 5F049 MA02 MB03 NA04 NA05 NB05 RA02 SS03 SZ20 UA13 UA20 【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成17年4月28日(2005.4.28)

【公開番号】特開2003-188367(P2003-188367A)

【公開日】平成15年7月4日(2003.7.4)

【出願番号】特願2001-381928(P2001-381928)

#### 【国際特許分類第7版】

H 0 1 L 27/146

H 0 1 L 31/10

H 0 4 N 5/335

#### (FI)

H 0 1 L 27/14 A H 0 4 N 5/335 U

H 0 1 L 31/10

#### 【手続補正書】

【提出日】平成16年6月17日(2004.6.17)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

#### 【請求項1】

第1導電型の半導体基板と、

前記基板の内部に設けられた第2導電型の第1半導体領域と、

Α

前記基板表面の上に設けられた絶縁膜と、

前記絶縁膜の上に設けられ、凸部を有し、該凸部が前記第1半導体領域の上方に設けられた導電体と、

前記基板の表面を含む前記基板に設けられ、前記第1半導体領域の上方且つ前記導電体 の下方に設けられた前記第1導電型の第3半導体領域と、

前記基板に設けられ、前記第1半導体領域とは前記導電体下方に位置する前記基板領域 を介して反対側に位置する前記第2導電型の第4半導体領域とを有することを特徴とする 固体撮像装置。

#### 【請求項2】

前記基板の表面を含む前記基板に設けられ、前記凸部を含む前記導電体の下方に設けられ、前記第3半導体領域と前記第4半導体領域との間に設けられる前記第2導電型の第2半導体領域をさらに有することを特徴とする請求項1に記載の固体撮像装置。

#### 【請求項3】

前記第1半導体領域は光電変換により得られた信号電荷を蓄積する信号蓄積部であり、 前記導電体は前記信号蓄積部から前記信号電荷を排出する電界効果トランジスタのゲー ト電極であり、

前記ゲート電極は、前記導電体の前記凸部でゲート長が最大であることを特徴とする請求項1または2に記載の固体撮像装置。

#### 【請求項4】

前記ゲート電極において、ゲート幅を規定する区間の中央に前記導電体の前記凸部が設けられることを特徴とする請求項3に記載の固体撮像装置。

#### 【請求項5】

前記導電体の凸部の下方には前記第3半導体領域が存在しないことを特徴とする請求項

1乃至4のいずれか1項に記載の固体撮像装置。

#### 【請求項6】

前記第1半導体領域から前記凸部の下方の領域を除いた領域の中心を通る前記基板表面に対する垂線と光軸が一致する、前記第3半導体領域の上方に設けられたレンズをさらに有することを特徴とする請求項1乃至5のいずれか1項に記載の固体撮像装置。

#### 【請求項7】

第1導電型の半導体基板と、

前記基板の内部に設けられた第2導電型の第1半導体領域と、

前記基板の表面を含む前記基板に設けられ、前記第1の半導体領域の上方に設けられた 前記第2導電型の第2半導体領域と、

前記第2半導体領域の上に設けられた絶縁膜と、

前記絶縁膜の上に設けられた導電体と、

前記基板の前記表面を含む前記基板に設けられ、前記第1半導体領域の上方に設けられ た前記第1導電型の第3半導体領域と、

前記基板に設けられ、前記第1半導体領域とは前記第2半導体領域を介して反対側に配 置される前記第2導電型の第4半導体領域とを有することを特徴とする個体撮像装置。

#### 【請求項8】

前記第2半導体領域は、前記導電体の下方から前記第3半導体領域側へ伸長していることを特徴とする請求項7に記載の固体撮像装置。

#### 【請求項9】

第1導電型の半導体基板と、

前記基板の内部に設けられた第2導電型の第1半導体領域と、

前記基板の上で前記第1半導体領域の上方に設けられたシリコン酸化膜と、

前記シリコン酸化膜の上に設けられたシリコン窒化膜とを有し、

前記第1半導体領域の上方における前記シリコン酸化膜の膜厚と前記シリコン窒化膜の 膜厚の合計が60nmより厚いことを特徴とする固体撮像装置。

#### 【請求項10】

第1導電型の半導体基板と、

前記基板の内部に設けられた第2導電型の第1半導体領域と、

前記基板より上方に設けられ、前記第1半導体領域の上方部分に凹面を有する酸化シリコン領域と、

前記酸化シリコン領域の上方に設けられ、前記酸化シリコン領域の前記凹面に一致する 凸面を有する窒化シリコン領域と、

前記第1半導体領域の上方部分に設けられた前記酸化シリコン領域の側方に設けられる 導電体とを有することを特徴とする固体撮像装置。

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
☑ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.